Ved transmission af digitale data er der risiko for at der opstår fejl så den data der modtages ikke er helt identisk med den data der blev afsendt. Dette er i særlig grad tilfældet når man forsøger at sende data så hurtigt som muligt og med så lille effekt som muligt. Ved at tilføje ekstra paritets symboler – Fejlkorrigerende Koder - kan man opdage og rette nogle af disse transmissionsfejl. I første omgang kan det se ud som om man så skal sende data endnu hurtigere og med endnu mindre effekt, men hvis man udregner paritets symbolerne på en smart måde kan man få et system der på alle måder virker bedre. Prisen er øget kompleksitet af sender og (især) modtager. Vores forskning handler om at finde fejlkorrigerende koder der både har gode fejlrettende egenskaber og er mulige at implementere i sendere og modtagere, og om at udvikle tilsvarende indkodere/dekodere til forskellige hardware løsninger. Vi har arbejder med implementering af dekodere til foldningskoder, Reed-Solomon koder og Turbo koder. Primært med henblik på realisering i programmerbare chips (FPGA).